Katalog CVE

CVE-2026-43191

ŚrednieCVSS 5.5
Opublikowano: Zaktualizowano: Przetłumaczono: NVD NIST

Prawdopodobieństwo exploitacji (EPSS)

Niskie ryzyko
0.16%

Percentyl 5 - wyżej niż 5% wszystkich znanych CVE

Streszczenie

Na DCN35 wyłączanie wyjścia TMDS powodowało wyłączenie PHY PLL, co blokowało OTG i mogło prowadzić do zawieszenia zdolności DCHVM do potwierdzania unieważnień. Poprawka przenosi implementację z DCN401 do DCN35, zapewniając atomowe przejście PHY FSM do PLL_ON.

Ocena ryzyka

Może wystąpić zawieszenie systemu graficznego na platformach AMD DCN35 z powodu zablokowania OTG i problemów z global sync.

Rekomendacja

Zaktualizuj jądro Linux do wersji zawierającej poprawkę w sterowniku drm/amd/display dla DCN35.

Inne podatności w Linux kernel

Zobacz wszystkie
Oryginalny opis (angielski, źródło NVD)

In the Linux kernel, the following vulnerability has been resolved: drm/amd/display: Adjust PHY FSM transition to TX_EN-to-PLL_ON for TMDS on DCN35 [Why] A backport of the change made for DCN401 that addresses an issue where we turn off the PHY PLL when disabling TMDS output, which causes the OTG to remain stuck. The OTG being stuck can lead to a hang in the DCHVM's ability to ACK invalidations when it thinks the HUBP is still on but it's not receiving global sync. The transition to PLL_ON needs to be atomic as there's no guarantee that the thread isn't pre-empted or is able to complete before the IOMMU watchdog times out. [How] Backport the implementation from dcn401 back to dcn35. There's a functional difference in when the eDP output is disabled in dcn401 code so we don't want to utilize it directly.

Dane podatności pochodzą z NVD (NIST) · CISA KEV · EPSS