Katalog CVE

CVE-2026-98546

Niskie ryzyko· EPSS 9%
Opublikowano: Zaktualizowano: Przetłumaczono: NVD NIST

Prawdopodobieństwo exploitacji (EPSS)

Niskie ryzyko
0.20%

Percentyl 9 - wyżej niż 9% wszystkich znanych CVE

Streszczenie

W jądrze Linux funkcja __init_el2_fgt2() zapisywała tę samą maskę do HDFGRTR2_EL2 i HDFGWTR2_EL2, przez co bit pułapki nPMZR_EL0 dla zapisu PMZR_EL0 nigdy nie był ustawiany. Gdy kernel.perf_user_access=1, zapis PMZR_EL0 z EL0 powoduje pułapkę do EL2, gdzie hipervisor nVHE nie ma handlera i wywołuje BUG(), co prowadzi do awarii hosta bez komunikatu paniki.

Ocena ryzyka

Możliwe jest zawieszenie lub awaria hosta (DoS) wywołana przez zapis PMZR_EL0 z poziomu użytkownika przy włączonym kernel.perf_user_access=1. Dotyczy systemów arm64 z hipervisorem nVHE.

Rekomendacja

Zaktualizować jądro Linux do wersji zawierającej poprawkę, która akumuluje bity HDFGWTR2_EL2 osobno i ustawia nPMZR_EL0 wraz z pozostałymi bitami FEAT_PMUv3p9.

Inne podatności w Linux kernel

Zobacz wszystkie
Oryginalny opis (angielski, źródło NVD)

In the Linux kernel, the following vulnerability has been resolved: arm64/boot: Disable trapping of PMZR_EL0 writes to EL2 __init_el2_fgt2() writes one mask to both HDFGRTR2_EL2 and HDFGWTR2_EL2. PMZR_EL0 is write-only, so its trap bit, nPMZR_EL0, exists only in HDFGWTR2_EL2 and is therefore never set: a PMZR_EL0 write from the host traps to EL2, where the nVHE hypervisor has no handler and BUG()s. The kernel never writes PMZR_EL0, but kernel.perf_user_access=1 has the PMU driver set PMUSERENR_EL0.UEN for a task with a user-read event, so a write from EL0 reaches the trap and takes the host down without a panic message. Accumulate the HDFGWTR2_EL2 bits separately, as __init_el2_fgt() already does for HDFGWTR_EL2, and set nPMZR_EL0 with the other FEAT_PMUv3p9 bits.

Dane podatności pochodzą z NVD (NIST) · CISA KEV · EPSS